Статьи по разделам
- Рубрики: FPGA
- CPLD – Complex Programmable Logic Device. Отличие от FPGA
- Сімейства MAX CPLD компанії Altera
- Огляд сімейства ALTERA Stratix V
- Відмінність між CPLD та FPGA
- ЛР6 > Застосування робочих областей PLI
- ЛР1 > Розробка користувацьких системних функцій Verilog
- ЛР2 > Управление периферийными устройствами стенда DE2 с помощью процессорного ядра NiosII
- ЛР2 > Застосування різних типів процедур PLI. Процедура знаходження часу симуляції
- ЛР3 > Зчитування / запис даних більших за 32 біт
- ЛР4 > Організація доступу до масивів в VPI / PLI
- ЛР3 > Работа с аудиокодеком WM8731 на стенде DE2
- ЛР4 > Реализация КИХ-фильтра для обработки аудиосигнала с помощью процессорного ядра Nios II
- ЛР5 > Перевірка функції на повернення помилки та отримання аргументів симулятора
- ЛР5 > Преобразование видеосигнала с помощью NIOS II
- ЛР6 > Применение фильтра для выделения границ в видеопотоке (Edge Detection)
- ЛР7 > Добавление к видеосигналу тестового шума типа salt and pepper
- ЛР1 > Разработка процессорного ядра NiosII и программного обеспечения для него
- ЛР6 > Временной анализ проекта
- ЛР6 > Модернизация процессорного устройства
- ЛР4 > Арифметические устройства и перемножители
- ЛР1 > Моделювання простих логічних схем на базових логічних елементах, стенд UP2 і його мікросхеми FLEX10K та МАХ7000
- ЛР0 > Вступ до лабораторних робіт з курсу «Функціонально-логічне проектування»
- ЛР3 > Синтез дешифратора адреси на стенді Altera UP2
- ЛР4 > Побудова схеми двійкового суматора та віднімача. Арифметичні дії над двійковими числами
- Доп. мат. 1 > Налаштування навчального макету Altera UP2, конфігурування
- Доп. Мат. 2 > Робота із монітором VGA. Характеристики VGA сигналу
- Доп. Мат. 3 > Властивості послідовного інтерфейсу PS/2 та його налаштування
- Verilog: Лексические конструкции и правила написания кода
- ЛР7 > Специализированные модули. Реализация КИХ-фильтра
- Verilog: типы данных
- ЛР5 > Назначение контактов ввода/вывода в проекте
- Инкрементирующий двоичный счетчик с синхронными сигналами загрузки данных и разрешения счета
- ЛР4 > Версии проекта в среде Quartus II. Создание назначений
- ЛР3 > Компиляция проекта в среде Quartus II. Анализ результатов компиляции
- ЛР2 > Моделирование проекта в среде Quartus II
- ЛР1 > Знакомство со средой проектирования Quartus II. Создание проекта
- Критерії оцінки контрольних робіт на екзамені в магістратуру
- Перечень тем, выносимых на вступительный экзамен в магистратуру по дисциплине «Основы проектирования ЭА на ПЛИС-1/2»
- Создание reusable-code на Verilog
- Цифровой автомат на Verilog
- ALU на Verilog
- TestBench в Verilog
- ЛР8 > Разработка простого процессорного модуля на Verilog
- ЛР7 > Исследование многофункциональных устройств
- ЛР6 > Исследование конечных автоматов
- ЛР5 > Язык Verilog: Исследование арифметических устройств
- ЛР4 > Исследование последовательностных логических устройств: Операторы Verilog
- ЛР3 > Реализация типовых комбинационных устройств
- ЛР2 > Исследование комбинационных устройств: особенности языка Verilog
- ЛР1 > Знакомство со средой моделирования ModelSim
- Рубрики: Теория FPGA
- Рубрики: Архитектуры PLD
- Рубрики: САПР
- ЛР6 > Застосування робочих областей PLI
- ЛР1 > Розробка користувацьких системних функцій Verilog
- ЛР2 > Управление периферийными устройствами стенда DE2 с помощью процессорного ядра NiosII
- ЛР2 > Застосування різних типів процедур PLI. Процедура знаходження часу симуляції
- ЛР3 > Зчитування / запис даних більших за 32 біт
- ЛР4 > Організація доступу до масивів в VPI / PLI
- ЛР3 > Работа с аудиокодеком WM8731 на стенде DE2
- ЛР4 > Реализация КИХ-фильтра для обработки аудиосигнала с помощью процессорного ядра Nios II
- ЛР5 > Перевірка функції на повернення помилки та отримання аргументів симулятора
- ЛР5 > Преобразование видеосигнала с помощью NIOS II
- ЛР6 > Применение фильтра для выделения границ в видеопотоке (Edge Detection)
- ЛР7 > Добавление к видеосигналу тестового шума типа salt and pepper
- ЛР1 > Разработка процессорного ядра NiosII и программного обеспечения для него
- ЛР6 > Временной анализ проекта
- ЛР6 > Модернизация процессорного устройства
- ЛР4 > Арифметические устройства и перемножители
- ЛР1 > Моделювання простих логічних схем на базових логічних елементах, стенд UP2 і його мікросхеми FLEX10K та МАХ7000
- ЛР0 > Вступ до лабораторних робіт з курсу «Функціонально-логічне проектування»
- ЛР3 > Синтез дешифратора адреси на стенді Altera UP2
- ЛР4 > Побудова схеми двійкового суматора та віднімача. Арифметичні дії над двійковими числами
- Доп. мат. 1 > Налаштування навчального макету Altera UP2, конфігурування
- Доп. Мат. 2 > Робота із монітором VGA. Характеристики VGA сигналу
- Доп. Мат. 3 > Властивості послідовного інтерфейсу PS/2 та його налаштування
- ЛР7 > Специализированные модули. Реализация КИХ-фильтра
- ЛР5 > Назначение контактов ввода/вывода в проекте
- ЛР4 > Версии проекта в среде Quartus II. Создание назначений
- ЛР3 > Компиляция проекта в среде Quartus II. Анализ результатов компиляции
- ЛР2 > Моделирование проекта в среде Quartus II
- ЛР1 > Знакомство со средой проектирования Quartus II. Создание проекта
- Критерії оцінки контрольних робіт на екзамені в магістратуру
- Перечень тем, выносимых на вступительный экзамен в магистратуру по дисциплине «Основы проектирования ЭА на ПЛИС-1/2»
- Создание reusable-code на Verilog
- Цифровой автомат на Verilog
- ALU на Verilog
- TestBench в Verilog
- ЛР8 > Разработка простого процессорного модуля на Verilog
- ЛР7 > Исследование многофункциональных устройств
- ЛР6 > Исследование конечных автоматов
- ЛР5 > Язык Verilog: Исследование арифметических устройств
- ЛР4 > Исследование последовательностных логических устройств: Операторы Verilog
- ЛР3 > Реализация типовых комбинационных устройств
- ЛР2 > Исследование комбинационных устройств: особенности языка Verilog
- ЛР1 > Знакомство со средой моделирования ModelSim
- Рубрики: Основы Verilog: Курс лабораторных работ
- Критерії оцінки контрольних робіт на екзамені в магістратуру
- Перечень тем, выносимых на вступительный экзамен в магистратуру по дисциплине «Основы проектирования ЭА на ПЛИС-1/2»
- Создание reusable-code на Verilog
- Цифровой автомат на Verilog
- ALU на Verilog
- TestBench в Verilog
- ЛР8 > Разработка простого процессорного модуля на Verilog
- ЛР7 > Исследование многофункциональных устройств
- ЛР6 > Исследование конечных автоматов
- ЛР5 > Язык Verilog: Исследование арифметических устройств
- ЛР4 > Исследование последовательностных логических устройств: Операторы Verilog
- ЛР3 > Реализация типовых комбинационных устройств
- ЛР2 > Исследование комбинационных устройств: особенности языка Verilog
- ЛР1 > Знакомство со средой моделирования ModelSim
- Рубрики: Основы работы в Quartus II: Курс лабораторных работ
- ЛР6 > Временной анализ проекта
- ЛР7 > Специализированные модули. Реализация КИХ-фильтра
- ЛР5 > Назначение контактов ввода/вывода в проекте
- ЛР4 > Версии проекта в среде Quartus II. Создание назначений
- ЛР3 > Компиляция проекта в среде Quartus II. Анализ результатов компиляции
- ЛР2 > Моделирование проекта в среде Quartus II
- ЛР1 > Знакомство со средой проектирования Quartus II. Создание проекта
- Рубрики: Проектирование SoC на базе ядра NIOS II: Курс лабораторных работ
- ЛР2 > Управление периферийными устройствами стенда DE2 с помощью процессорного ядра NiosII
- ЛР3 > Работа с аудиокодеком WM8731 на стенде DE2
- ЛР4 > Реализация КИХ-фильтра для обработки аудиосигнала с помощью процессорного ядра Nios II
- ЛР5 > Преобразование видеосигнала с помощью NIOS II
- ЛР6 > Применение фильтра для выделения границ в видеопотоке (Edge Detection)
- ЛР7 > Добавление к видеосигналу тестового шума типа salt and pepper
- ЛР1 > Разработка процессорного ядра NiosII и программного обеспечения для него
- Рубрики: Тестирование и верификация цифровых систем: Курс лабораторных работ
- ЛР6 > Застосування робочих областей PLI
- ЛР1 > Розробка користувацьких системних функцій Verilog
- ЛР2 > Застосування різних типів процедур PLI. Процедура знаходження часу симуляції
- ЛР3 > Зчитування / запис даних більших за 32 біт
- ЛР4 > Організація доступу до масивів в VPI / PLI
- ЛР5 > Перевірка функції на повернення помилки та отримання аргументів симулятора
- ЛР6 > Модернизация процессорного устройства
- ЛР4 > Арифметические устройства и перемножители
- Рубрики: Функционально-логическое проектирование: Курс лабораторных работ
- ЛР1 > Моделювання простих логічних схем на базових логічних елементах, стенд UP2 і його мікросхеми FLEX10K та МАХ7000
- ЛР0 > Вступ до лабораторних робіт з курсу «Функціонально-логічне проектування»
- ЛР3 > Синтез дешифратора адреси на стенді Altera UP2
- ЛР4 > Побудова схеми двійкового суматора та віднімача. Арифметичні дії над двійковими числами
- Доп. мат. 1 > Налаштування навчального макету Altera UP2, конфігурування
- Доп. Мат. 2 > Робота із монітором VGA. Характеристики VGA сигналу
- Доп. Мат. 3 > Властивості послідовного інтерфейсу PS/2 та його налаштування
- Рубрики: DSP
- ЛР11 > Програма початкового завантаження (Bootloader) ЦСП TMS320VC5510
- ЛР10 > Налаштування послідовних каналів цифрового сигнального процесору
- ЛР9 > Передача даних через канал DMA DSP-процесора C55x
- ЛР8 > Робота із перериваннями DSP процесору C55x
- ЛР7 > Швидке перетворення Фур’є на базі ЦСП
- ЛР6 > Реалізація БІХ-фільтра з використанням TMS320C55x
- ЛР5(б) > Реалізація КІХ – фільтру: на базі пристрою MAC
- ЛР5(а) > Реалізація КІХ – фільтру: блоковий фільтр
- ЛР4 > Реалізація дискретного перетворення Фур’є на процесорі С55х
- ЛР3(б) > Робота ЦСП з даними у форматі з фіксованою точкою: переповнення, насичення акумулятора, квантування коефіцієнтів
- ЛР3(а) > Робота цифрового сигнального процесору з даними у форматі з фіксованою точкою: квантування даних
- ЛР2 > Основи програмування мовою асемблер процесора TMS320C55х
- ЛР1(в) > Використання Code Composer Studio: Підключення файлів вводу/виводу, Мова GEL
- ЛР1(б) > Використання Code Composer Studio: Відладка програми
- ЛР1(а) > Використання Code Composer Studio: Створення програми та підключення плати TMS320VC5510DSK
- ЛР7 > Контроллер CAN-интерфейса процессора TMS320F2812
- ЛР6(доп.) > Модуль обработки событий Event Manager процессора TMS320F2812: блок встроенных компараторов
- ЛР6(г) > Формирование сигнала типа «меандр» с изменяемой частотой на TMS320F2812
- ЛР6(в) > Дополнительные возможности TMS320F2812 по сравнению с TI С2000 семейством
- ЛР6(б) > Принцип работы событийного устройства цифрового сигнального процессора TMS320F2812
- ЛР6(a) > Модуль обработки событий Event Manager процессора TMS320F2812. Базовая структура
- ЛР5 > Аналогово-цифровой преобразователь процессора TMS320F2812
- ЛР4(г) > Разработка программы обработки прерываний от таймера процессора TMS320F2812
- ЛР4(в) > Использование таймера в процессоре TMS320F2812
- ЛР4(б) > Механизм управления обработкой прерываний DSP процессора TMS320F2812
- ЛР4(а) > Система прерываний процессора TMS320F2812. Начальная инициализация
- ЛР3 > Работа с портами ввода/вывода процессора TMS320F2812
- ЛР2 > Визуализация данных в среде Code Composer Studio на примере выполнения логических и арифметических операций
- ЛР1 > Знакомство со средой Code Composer Studio. Первый проект
- ЛК4(д) > Свойства свертки сигналов. Корреляция
- ЛК4(г) > Фильтры нижних и верхних частот: характеристики
- ЛК4(в) > Импульсная характеристика сигналов
- ЛК4(б) > Два различных подхода к объяснению операции свертки
- ЛК4(а) > Импульсное разложение сигналов и операция свертки
- ЛК3(в) > Разложение сигналов. Приближение нелинейных систем к линейным
- ЛК3(б) > Дополнительные свойства линейных сиcтем. Анализ сигналов
- ЛК3(а) > Основные свойства линейных систем
- ЛК2(б) > Основные формы представления чисел в компьютере
- ЛК2(a) > Дискретизация и квантование аналоговых сигналов
- ЛК1>Введение в теорию цифровой обработки сигналов (ЦОС). Сигналы. Основные статистические характеристики сигналов
- ЛР6 > Дискретное преобразование Фурье
- ЛР7 > Проектирование цифровых фильтров
- ЛР5 > Свертка сигналов. Свойства свертки
- ЛР4 > Линейное преобразование сигналов
- ЛР3 > Сигналы и их свойства. Генерация сигналов в среде MatLab
- ЛР2 > Аналого-цифровое и цифро-аналоговое преобразование. Форматы представления данных
- ЛР1 > Основы работы в системе MATLAB
- Рубрики: Теория ЦОС
- ЛК4(д) > Свойства свертки сигналов. Корреляция
- ЛК4(г) > Фильтры нижних и верхних частот: характеристики
- ЛК4(в) > Импульсная характеристика сигналов
- ЛК4(б) > Два различных подхода к объяснению операции свертки
- ЛК4(а) > Импульсное разложение сигналов и операция свертки
- ЛК3(в) > Разложение сигналов. Приближение нелинейных систем к линейным
- ЛК3(б) > Дополнительные свойства линейных сиcтем. Анализ сигналов
- ЛК3(а) > Основные свойства линейных систем
- ЛК2(б) > Основные формы представления чисел в компьютере
- ЛК2(a) > Дискретизация и квантование аналоговых сигналов
- ЛК1>Введение в теорию цифровой обработки сигналов (ЦОС). Сигналы. Основные статистические характеристики сигналов
- ЛР6 > Дискретное преобразование Фурье
- ЛР7 > Проектирование цифровых фильтров
- ЛР5 > Свертка сигналов. Свойства свертки
- ЛР4 > Линейное преобразование сигналов
- ЛР3 > Сигналы и их свойства. Генерация сигналов в среде MatLab
- ЛР2 > Аналого-цифровое и цифро-аналоговое преобразование. Форматы представления данных
- ЛР1 > Основы работы в системе MATLAB
- Рубрики: Основы ЦОС: Курс лабораторных работ
- ЛР6 > Дискретное преобразование Фурье
- ЛР7 > Проектирование цифровых фильтров
- ЛР5 > Свертка сигналов. Свойства свертки
- ЛР4 > Линейное преобразование сигналов
- ЛР3 > Сигналы и их свойства. Генерация сигналов в среде MatLab
- ЛР2 > Аналого-цифровое и цифро-аналоговое преобразование. Форматы представления данных
- ЛР1 > Основы работы в системе MATLAB
- Рубрики: Основы ЦОС: Курс лекций
- ЛК4(д) > Свойства свертки сигналов. Корреляция
- ЛК4(г) > Фильтры нижних и верхних частот: характеристики
- ЛК4(в) > Импульсная характеристика сигналов
- ЛК4(б) > Два различных подхода к объяснению операции свертки
- ЛК4(а) > Импульсное разложение сигналов и операция свертки
- ЛК3(в) > Разложение сигналов. Приближение нелинейных систем к линейным
- ЛК3(б) > Дополнительные свойства линейных сиcтем. Анализ сигналов
- ЛК3(а) > Основные свойства линейных систем
- ЛК2(б) > Основные формы представления чисел в компьютере
- ЛК2(a) > Дискретизация и квантование аналоговых сигналов
- ЛК1>Введение в теорию цифровой обработки сигналов (ЦОС). Сигналы. Основные статистические характеристики сигналов
- Рубрики: САПР
- ЛР11 > Програма початкового завантаження (Bootloader) ЦСП TMS320VC5510
- ЛР10 > Налаштування послідовних каналів цифрового сигнального процесору
- ЛР9 > Передача даних через канал DMA DSP-процесора C55x
- ЛР8 > Робота із перериваннями DSP процесору C55x
- ЛР7 > Швидке перетворення Фур’є на базі ЦСП
- ЛР6 > Реалізація БІХ-фільтра з використанням TMS320C55x
- ЛР5(б) > Реалізація КІХ – фільтру: на базі пристрою MAC
- ЛР5(а) > Реалізація КІХ – фільтру: блоковий фільтр
- ЛР4 > Реалізація дискретного перетворення Фур’є на процесорі С55х
- ЛР3(б) > Робота ЦСП з даними у форматі з фіксованою точкою: переповнення, насичення акумулятора, квантування коефіцієнтів
- ЛР3(а) > Робота цифрового сигнального процесору з даними у форматі з фіксованою точкою: квантування даних
- ЛР2 > Основи програмування мовою асемблер процесора TMS320C55х
- ЛР1(в) > Використання Code Composer Studio: Підключення файлів вводу/виводу, Мова GEL
- ЛР1(б) > Використання Code Composer Studio: Відладка програми
- ЛР1(а) > Використання Code Composer Studio: Створення програми та підключення плати TMS320VC5510DSK
- ЛР7 > Контроллер CAN-интерфейса процессора TMS320F2812
- ЛР6(доп.) > Модуль обработки событий Event Manager процессора TMS320F2812: блок встроенных компараторов
- ЛР6(г) > Формирование сигнала типа «меандр» с изменяемой частотой на TMS320F2812
- ЛР6(в) > Дополнительные возможности TMS320F2812 по сравнению с TI С2000 семейством
- ЛР6(б) > Принцип работы событийного устройства цифрового сигнального процессора TMS320F2812
- ЛР6(a) > Модуль обработки событий Event Manager процессора TMS320F2812. Базовая структура
- ЛР5 > Аналогово-цифровой преобразователь процессора TMS320F2812
- ЛР4(г) > Разработка программы обработки прерываний от таймера процессора TMS320F2812
- ЛР4(в) > Использование таймера в процессоре TMS320F2812
- ЛР4(б) > Механизм управления обработкой прерываний DSP процессора TMS320F2812
- ЛР4(а) > Система прерываний процессора TMS320F2812. Начальная инициализация
- ЛР3 > Работа с портами ввода/вывода процессора TMS320F2812
- ЛР2 > Визуализация данных в среде Code Composer Studio на примере выполнения логических и арифметических операций
- ЛР1 > Знакомство со средой Code Composer Studio. Первый проект
- Рубрики: Цифровой сигнальный процессор ТМS320F2812: Курс лабораторных работ
- ЛР7 > Контроллер CAN-интерфейса процессора TMS320F2812
- ЛР6(доп.) > Модуль обработки событий Event Manager процессора TMS320F2812: блок встроенных компараторов
- ЛР6(г) > Формирование сигнала типа «меандр» с изменяемой частотой на TMS320F2812
- ЛР6(в) > Дополнительные возможности TMS320F2812 по сравнению с TI С2000 семейством
- ЛР6(б) > Принцип работы событийного устройства цифрового сигнального процессора TMS320F2812
- ЛР6(a) > Модуль обработки событий Event Manager процессора TMS320F2812. Базовая структура
- ЛР5 > Аналогово-цифровой преобразователь процессора TMS320F2812
- ЛР4(г) > Разработка программы обработки прерываний от таймера процессора TMS320F2812
- ЛР4(в) > Использование таймера в процессоре TMS320F2812
- ЛР4(б) > Механизм управления обработкой прерываний DSP процессора TMS320F2812
- ЛР4(а) > Система прерываний процессора TMS320F2812. Начальная инициализация
- ЛР3 > Работа с портами ввода/вывода процессора TMS320F2812
- ЛР2 > Визуализация данных в среде Code Composer Studio на примере выполнения логических и арифметических операций
- ЛР1 > Знакомство со средой Code Composer Studio. Первый проект
- Рубрики: Цифровые сигнальные процессоры TMS320C55x: Курс лабораторных работ
- ЛР11 > Програма початкового завантаження (Bootloader) ЦСП TMS320VC5510
- ЛР10 > Налаштування послідовних каналів цифрового сигнального процесору
- ЛР9 > Передача даних через канал DMA DSP-процесора C55x
- ЛР8 > Робота із перериваннями DSP процесору C55x
- ЛР7 > Швидке перетворення Фур’є на базі ЦСП
- ЛР6 > Реалізація БІХ-фільтра з використанням TMS320C55x
- ЛР5(б) > Реалізація КІХ – фільтру: на базі пристрою MAC
- ЛР5(а) > Реалізація КІХ – фільтру: блоковий фільтр
- ЛР4 > Реалізація дискретного перетворення Фур’є на процесорі С55х
- ЛР3(б) > Робота ЦСП з даними у форматі з фіксованою точкою: переповнення, насичення акумулятора, квантування коефіцієнтів
- ЛР3(а) > Робота цифрового сигнального процесору з даними у форматі з фіксованою точкою: квантування даних
- ЛР2 > Основи програмування мовою асемблер процесора TMS320C55х
- ЛР1(в) > Використання Code Composer Studio: Підключення файлів вводу/виводу, Мова GEL
- ЛР1(б) > Використання Code Composer Studio: Відладка програми
- ЛР1(а) > Використання Code Composer Studio: Створення програми та підключення плати TMS320VC5510DSK
- Рубрики: Студенческие работы
- Автоматическое сопровождение объекта по видеопотоку
- Обзор микроконтроллеров семейства STM32F4
- ЦПУ ARM Cortex для семейства STM32
- Мережі на кристалі (NoC)
- Короткий огляд сімейства мікроконтролерів AVR ATxmega
- Робота з пам’яттю мікроконтролерів AVR ATxmega
- Система управления шаговыми двигателями вибромашины
- Система предотвращения экстремальных ситуаций с GSM передатчиком
- Система обробки подій мікроконтролерів AVR ATxmega
- Розробка графічного сенсорного інтерфейсу
- Двохпозиційний графічний перемикач для сенсорного екрану: програмна реалізація
- Система управления двигателем: трехфазный инвертор
- АЦП AVR ATxmega
- ATxmega: Засоби шифрування, IrDA канал
- Разработка графического сенсорного интерфейса Статьи по теме
- Программная реализация двухпозиционного графического переключателя для сенсорного интерфейса
- Процесори STM32: Архітектура і Периферія
- Лінійки STM32 та області їх застосування
- Сімейства MAX CPLD компанії Altera
- Огляд сімейства ALTERA Stratix V
- Огляд Quartus II
- Відмінність між CPLD та FPGA
- Генератор Видеосигнала на NIOS II
- Генератор точечных стереограмм на ПЛИС
- Аудиоэквалайзер на ПЛИС: улучшаем звучание дешевых колонок
- Виртуальная доска для рисования на DE2
- Система отслеживания положения лица человека по видеопотоку на ПЛИС
- Рубрики: FAQ
- Quartus II web edition
- Назначение Chip Planner в Altera Quartus II
- ПЛИС (FPGA) – программируемая логическая интегральная схема
- CPLD – Complex Programmable Logic Device. Отличие от FPGA
- Altera NIOS II процессорное ядро
- Стандартный аудиокодек WM8731
- Что такое DSP (ЦСП)?
- Назначение RTL Viewer в Quartus II
- Создание нового проекта в Quartus II
- TestBench в Verilog
- Создание reusable-code на Verilog
- Огляд Quartus II
- Відмінність між CPLD та FPGA
- Error: Can’t open project — you do not have permission to write to all the files or create new files in the project’s database directory
- Рубрики: Разное
- Лінійки STM32 та області їх застосування
- Процесори STM32: Архітектура і Периферія
- Сімейство мікроконтролерів STM32. Особливості та характеристики
- Error: Can’t open project — you do not have permission to write to all the files or create new files in the project’s database directory
- СРС0 > Вступ. Правила оформлення самостійних робіт з курсу «Функціонально-логічне проектування»
- СРС1 > Системи числення
- СРС2 > Основи машинної арифметики з двійковими числами
- МКР 1 > Перелік завдань на модульну контрольну роботу №1 з курсу «Функціонально-логічне проектування»
- МКР 2 > Перелік завдань на модульну контрольну роботу №2 з курсу «Функціонально-логічне проектування»
- СРС3 > Розробка базових тригерів
- МКР 1 > «Основи проектування електронної апаратури на ПЛІС – 1»: Перелік завдань на модульну контрольну роботу