FPGA

Раздел посвященный тематике ПЛИС: FPGA и CPLD технологии. Системы автоматического проектирования, архитектуры программируемой логики и практические решения.

ЛР2 > Управление периферийными устройствами стенда DE2 с помощью процессорного ядра NiosII

Цель работы: Освоить подключение периферийных устройств к ядру NIOS II (на примере UART)  Теоретические сведения В данной лабораторной работе процессор NiosII будет управлять [...]