ЛР3 > Работа с аудиокодеком WM8731 на стенде DE2
Тема: Настройка и работа с аудикодеком WM8731 на учебной плате DE2 на базе плис Cyclone II. Теоретические сведения В данной работе необходимо выполнить
[...]
FPGA
Раздел посвященный тематике ПЛИС: FPGA и CPLD технологии. Системы автоматического проектирования, архитектуры программируемой логики и практические решения.
ЛР4 > Реализация КИХ-фильтра для обработки аудиосигнала с помощью процессорного ядра Nios II
Тема: Настройка КИХ-фильтра для обработки аудио-сигналов процессорным ядром Nios II Теоретические сведения В данной работе необходимо реализовать фильтр с конечной импульсной характеристикой (КИХ-фильтр),
[...]
ЛР5 > Перевірка функції на повернення помилки та отримання аргументів симулятора
Тема: Застосування функцій vpi_get_vlog_info, vpi_chk_error. Аналіз структури t_vpi_error_info. 1. Теоретичні відомості Запуск симулятора при неправильних аргументах виклику, або з інших причин може бути невдалим.
[...]
ЛР5 > Преобразование видеосигнала с помощью NIOS II
Тема: Создание устройства преобразования аналогового видео в цифровое используя видеокодек ADV7181B. Теоретические сведения В данной работе будет реализовано базовое устройство, предназначенное для преобразования
[...]
ЛР6 > Применение фильтра для выделения границ в видеопотоке (Edge Detection)
Тема: Использование медианного и фильтра выделения границ при обработке видеопотока. Использование компонентов Clocked Video Input, Color Plane Sequencer, Deinterlacer, Scaler, Median Filter 2D,
[...]
ЛР7 > Добавление к видеосигналу тестового шума типа salt and pepper
Тема: Генерация шума salt and pepper с использованием LFSR регистра. Компонент salt_and_pepper утилиты SOPC Builder Теоретические сведения Целью данной лабораторной работы является
[...]
ЛР1 > Разработка процессорного ядра NiosII и программного обеспечения для него
Проектирование SOC на базе ядра NIOS II: курс лабораторных работ Цель работы: Используя SOPC Builder сгенерировать NIOS II ядро, загрузить программный код и
[...]
ЛР6 > Временной анализ проекта
Основы работы в Quartus II: Курс лабораторных работ Цель: Используя утилиту TimeQuest научиться выполнять временной анализ проекта 1. Порядок выполнения работы Шаг 1: Выполните
[...]
ЛР6 > Модернизация процессорного устройства
Теоретические сведения Целью данной лабораторной работы является доработка простого процессорного модуля, разработанного в лабораторной работе № 5. В данной работе мы избавимся от
[...]
ЛР4 > Арифметические устройства и перемножители
Реализация умножителя и других арифметических устройств на Verilog и средствами мегафункций Quartus II Теоретические сведения Арифметические устройства являются важной составной частью
[...]