FPGA

Раздел посвященный тематике ПЛИС: FPGA и CPLD технологии. Системы автоматического проектирования, архитектуры программируемой логики и практические решения.

ЛР1 > Моделювання простих логічних схем на базових логічних елементах, стенд UP2 і його мікросхеми FLEX10K та МАХ7000

Тема: Моделювання простих логічних схем на базових елементах, структура и особливості роботи лабораторного макету Altera UP2 Мета роботи: Вивчити базові елементи і навчитися будувати на їх [...]

ЛР0 > Вступ до лабораторних робіт з курсу «Функціонально-логічне проектування»

Тема: Структура лабораторного практикуму з курсу Функціонально-логічне проектування. Правила оформення звітів з лабораторних робіт Літературне посилання на курс Методичні вказівки до виконання лабораторних [...]

ЛР4 > Побудова схеми двійкового суматора та віднімача. Арифметичні дії над двійковими числами

Тема: Двійкові суматори Мета роботи: Вивчення правил виконання арифметичних дій над двійковими числами і дослідження принципів побудови двійкових суматорів і віднімачів. Завдання Завдання №1 Синтезувати [...]

Доп. мат. 1 > Налаштування навчального макету Altera UP2, конфігурування

Тема: Програмування та конфігурування мікросхем лабораторного макету Altera UP2 Перед програмуванням або конфігуруванням мікросхем лабораторного макета UP2 необхідно виконати наступні дії: – Встановити режим конфігурування [...]

Доп. Мат. 3 > Властивості послідовного інтерфейсу PS/2 та його налаштування

Тема: Характеристика послідовного інтерфейсу PS/2 mini-DIN Послідовний інтерфейс дозволяє вводити дані від зовнішніх пристроїв (“миша” і клавіатура) в мікросхему FLEX. Вхідним раз’ємом інтерфейсу служить [...]

Verilog: Лексические конструкции и правила написания кода

Лексическая структура языка Verilog Исходные текстовые файлы языка Verilog представляют собой последовательность лексических элементов, состоящих из одного или нескольких символов. Расположение элементов исходного [...]

ЛР7 > Специализированные модули. Реализация КИХ-фильтра

Цель: Освоить использование мегафункций утилиты Megawizard Plugin Manager на примере КИХ-фильтра  Теоретические сведения     Цель данной лабораторной работы – реализация специализированных модулей для цифровой обработки [...]

Verilog: типы данных

Типы данных в языке Verilog Данные в языке Verilog предназначены для сохранения состояний (регистры) и для передачи состояний между моделируемыми объектами (цепи). Возможные [...]