ЛР5 > Назначение контактов ввода/вывода в проекте
Цель: Освоить использование утилит Pin Planner и Back-annotation для назначения контактов 1. Порядок выполнения работы Шаг 1: С помощью утилиты Pin Planner выполните
[...]
FPGA
Раздел посвященный тематике ПЛИС: FPGA и CPLD технологии. Системы автоматического проектирования, архитектуры программируемой логики и практические решения.
Инкрементирующий двоичный счетчик с синхронными сигналами загрузки данных и разрешения счета
Опишите на языке Verilog следующее устройство: Восьмиразрядный инкрементирующий двоичный счетчик с синхронными сигналами загрузки данных (load) и разрешения счета (enable) Решение Счетчик имеет
[...]
ЛР4 > Версии проекта в среде Quartus II. Создание назначений
Цель: Научиться задавать различные настройки проекта используя инструмент версий 1. Порядок выполнения работы Шаг 1: Создайте новую версию проекта для сохранения новых параметров.
[...]
ЛР3 > Компиляция проекта в среде Quartus II. Анализ результатов компиляции
Цель: Использование инструментов Compilation Report, RTL Viewer,Technology Map Viewer и Chip Planner для анализа результатов компиляции проекта. 1. Порядок выполнения работы. Шаг 1: Скомпилируйте
[...]
ЛР2 > Моделирование проекта в среде Quartus II
Цель: Научиться настраивать режим моделирования, создавать тестовые входные сигналы и выполнять анализ результатов моделирования 1. Теоретические сведения Проверку функционирования проекта (функциональное и временное
[...]
ЛР1 > Знакомство со средой проектирования Quartus II. Создание проекта
Цель: Научиться создавать проект в Quartus II на примере конвейерного умножителя и блока памяти RAM 1. Теоретические сведения. Программный пакет Quartus® II фирмы
[...]
Критерії оцінки контрольних робіт на екзамені в магістратуру
КРИТЕРІЇ ОЦІНКИ КОНТРОЛЬНИХ РОБІТ на вступних випробуваннях Освітньо-кваліфікаційний рівень «магістр» Таблиця перерахунку балів Дополнительная информация по теме: Перечень тем, выносимых на вступительный экзамен
[...]
Перечень тем, выносимых на вступительный экзамен в магистратуру по дисциплине «Основы проектирования ЭА на ПЛИС-1/2»
Темы, выносимые на вступительный экзамен в магистратуру по дисциплине Основы проектирования ЭА на ПЛИС-1/2 Методология проектирования цифровых устройств на языках HDL Цифровые устройства.
[...]
Создание reusable-code на Verilog
Написание многократно используемого кода при проектировании цифровых устройств на Verilog Введение в reusable-code На заре развития полупроводниковых технологий предельно сложными считались микросхемы вроде
[...]
Цифровой автомат на Verilog
Цифровой автомат на Verilog с использованием подхода многократно используемого кода Данная статья является иллюстрацией к статье о применении многократно используемого кода при программировании
[...]