FPGA

Раздел посвященный тематике ПЛИС: FPGA и CPLD технологии. Системы автоматического проектирования, архитектуры программируемой логики и практические решения.

Инкрементирующий двоичный счетчик с синхронными сигналами загрузки данных и разрешения счета

Опишите на языке Verilog следующее устройство: Восьмиразрядный инкрементирующий  двоичный счетчик с синхронными сигналами  загрузки данных (load) и разрешения счета (enable) Решение Счетчик имеет [...]

ЛР2 > Моделирование проекта в среде Quartus II

Цель: Научиться настраивать режим моделирования, создавать тестовые входные сигналы и выполнять анализ результатов моделирования 1. Теоретические сведения Проверку функционирования проекта (функциональное и временное [...]

Критерії оцінки контрольних робіт на екзамені в магістратуру

КРИТЕРІЇ ОЦІНКИ КОНТРОЛЬНИХ РОБІТ  на вступних випробуваннях Освітньо-кваліфікаційний рівень «магістр» Таблиця перерахунку балів Дополнительная информация по теме: Перечень тем, выносимых на вступительный экзамен [...]

Перечень тем, выносимых на вступительный экзамен в магистратуру по дисциплине «Основы проектирования ЭА на ПЛИС-1/2»

Темы, выносимые на вступительный экзамен в магистратуру по дисциплине Основы проектирования ЭА на ПЛИС-1/2 Методология проектирования цифровых устройств на языках HDL Цифровые устройства. [...]

Создание reusable-code на Verilog

Написание многократно используемого кода при проектировании цифровых устройств на Verilog Введение в reusable-code На заре развития полупроводниковых технологий предельно сложными считались микросхемы вроде [...]

Цифровой автомат на Verilog

Цифровой автомат на Verilog с использованием подхода многократно используемого кода Данная статья является иллюстрацией к статье о применении многократно используемого кода при программировании [...]