FPGA

Раздел посвященный тематике ПЛИС: FPGA и CPLD технологии. Системы автоматического проектирования, архитектуры программируемой логики и практические решения.

ALU на Verilog

Простое арифметико-логическое устройство (ALU) на Verilog Задание. Спроектировать арифметико-логическое устройство с восьмиразрядным входом данных, выполняющее следующие операции: not(А+В), not(А*В), А+В+1, (А + notВ)+1. Начнем [...]

TestBench в Verilog

Для чего надо писать Тест Бенчи при программировании на Верилог HDL язык Verilog предоставляет разработчику на выбор множество различных вариантов решения поставленных задач [...]

ЛР7 > Исследование многофункциональных устройств

Основы Verilog: курс лабораторных работ Тема: Разработка многофункциональных цифровых устройств на Verilog – мультиплексор, дешифратор семисегментного индикатора, буферный элемент с тремя состояниями, триггер, [...]

ЛР5 > Язык Verilog: Исследование арифметических устройств

Тема: Краткие теоретические сведения по языку Verilog (продолжение) – иерархия проекта, подключение модулей, блокирующее и неблокирующее присваивание, системные функции, построение арифметических устройств. 1. [...]

ЛР3 > Реализация типовых комбинационных устройств

Тема: Комбинационные устройства – мультиплексор, демультиплексор, шифратор (кодер), дешифратор (декодер) 1. Теоретические сведения Комбинационным устройством называется такое устройство, выходные сигналы которого зависят только [...]

ЛР1 > Знакомство со средой моделирования ModelSim

Тема: Интерфейс среды Modelsim, создание проекта, компиляция, создание TCL-макросов и выполнение симуляции 1. Теоретические сведения Среда моделирования ModelSim предназначена для проверки работоспособности проекта, описанного [...]