FPGA

Verilog: Лексические конструкции и правила написания кода

Лексическая структура языка Verilog Исходные текстовые файлы языка Verilog представляют собой последовательность лексических элементов, состоящих из одного или нескольких символов. Расположение элементов исходного [...]

ЛР7 > Специализированные модули. Реализация КИХ-фильтра

Цель: Освоить использование мегафункций утилиты Megawizard Plugin Manager на примере КИХ-фильтра  Теоретические сведения     Цель данной лабораторной работы – реализация специализированных модулей для цифровой обработки [...]

Verilog: типы данных

Типы данных в языке Verilog Данные в языке Verilog предназначены для сохранения состояний (регистры) и для передачи состояний между моделируемыми объектами (цепи). Возможные [...]

ЛР2 > Моделирование проекта в среде Quartus II

Цель: Научиться настраивать режим моделирования, создавать тестовые входные сигналы и выполнять анализ результатов моделирования 1. Теоретические сведения Проверку функционирования проекта (функциональное и временное [...]

Критерії оцінки контрольних робіт на екзамені в магістратуру

КРИТЕРІЇ ОЦІНКИ КОНТРОЛЬНИХ РОБІТ  на вступних випробуваннях Освітньо-кваліфікаційний рівень «магістр» Таблиця перерахунку балів Дополнительная информация по теме: Перечень тем, выносимых на вступительный экзамен [...]